目录：

第一节--半导体基础

第二节--二极管

第三节--晶体管

第四节--MOS电容

第五节--MOS管

第六节--纳米器件

第七节--结型场效应管

返回页：

电子科学与技术

半导体器件首页

总结页

理想模型

实际模型

实际半导体器件的性质

1、实际二极管性质

（1）实际PN结的电流电压特性

a-空间电荷区产生与复合电流

加入了复合与产生的电流后

正向：Jf=Jfd（理想正向电流）+Jr=J0exp(qVf/kT)+A*q*xm*ni*exp(qVf/2kT)/2t

反向：Jd=J0+A*q*xm*ni/2t

对硅来说，反向饱和电流增大，正向电流大于理论值。

对于Ge来说，影响较小。

b-大注入效应

大注入自建电场：多子存在浓度梯度后，存在扩散趋势，为保持电中性，存在一个自建电场构建漂移作用

补充扩散走的电子。这个电场就是大注入自建电场。

通俗的说，我们在计算扩散电流时忽略了多子的浓度分布，前提是少子足够少，当少子较多时，多子的梯度

不可忽略，这时需要自建电场产生的漂移项来保证中性。简而言之，就是少子器件在多子受到影响时产生的

平衡现象。

实际的参数转化为：

Jf=q*Dp*Pn*exp(q*Vf/kT)/Wn（这里的Pn应该为初始N区少子浓度np0.）Wn是N区耗尽区宽度。

c-串联电阻的影响

在理想的PN结上串联一个电阻Rs,I=(Vf-Vs)/Rs.

在电流足够大的时候，I=Vj*Rs,Vs比较小可以忽略。

（2） 二极管的小信号分析

小信号分析在集成电路设计中倒是十分重要，这里作为器件分析，大概的了解一下模型就行。

推导的流程需要引入复数表示，这里不具体的说明，列出下面几个重要的公式：

直流扩散空穴电流：Ip0=qDp*Pn*exp(qVf/kT)/Lp;

直流扩散电子电流：Ino=qDn*Np*exp(qVf/kT)/Ln;

小信号空穴电流：Jp1=Ip0*(1+j*wg*tp)^05*qV1/kT

小信号电子电流：Jn1=In0*(1+j*wg*tp)^05*qV1/kT

下面是结论：

交流导纳Y=J1/(V1*exp(jwt)

近似解得Y=g+Cd*j

扩散电导：g=q*I0/(kT),I0=In0+Ip0,

其倒数为扩散电阻，这里记忆的技巧是q/kT的单位1/V,

电导的单位是I/V，利用单位制可以简化很多的记忆。

扩散电容：Cd=q*(tp*Ip0+tn*In0)/2kT，计算中常用q*tp*I0/2kT,等于g*tp/2

该电容的物理意义：正偏压下PN结准中性区中存储的电荷随偏压的变化而变化引起的电容

（所以该电容在低频正向偏压下特别重要）

扩散电容在小信号等效电路中为与势垒电容并联的电容电导，最后与串联电阻串联。

（3）PN结的开关特性

PN二极管具有单向导电性，自然，也就有开关两种特性

主要参数：

ts:维持时间

tf:下降时间

toff:关断时间（关断时间大于导通时间，开关速率取决于关断时间）

Q=tp*If（注入电流与少子寿命决定了存储的电荷的量）

PN结的电荷贮存效应：PN结加一恒定的正向偏压时，载流子被注入并保持在结二极管中，

在扩散区建立确定的非平衡载流子分布，这种现象成为电荷贮存效应。

PN结在正向偏压下充电，电荷保持在PN结中。

结果近似：

Ir<<If , Wn >> Lp 小反向，长宽度:

ts+tf=tp*If/2Ir （关断时间与tp，If，1/Ir成正向关系），Ir为反向抽取电流

Wn<<Lp短宽度：

ts+tf=Wn^2*If/(2*Dp*Ir)

从中可以看出：

减小结面积，减小电荷积累，减小少子寿命，可以降低关断时间，用于制作开关管。

一般掺杂金可以实现。

在一般的计算式中:

ts=tp*exp(1+If/Ir),

tf=△Q/I,

（4）PN结的击穿

反向偏置电压超过某个值时电流突然增大，这种现象叫击穿。

热击穿：过热烧毁，不可恢复，在缺陷处集中出现

雪崩击穿：电子-空穴对的连续产生。低掺杂，空间电荷区宽。正比于温度。正温度系数

隧道击穿：反向电压增加时，势垒升高，导带与价带的水平距离减小，电子隧穿几率增加

也齐纳击穿，可以恢复。窄带隙材料、重掺杂PN结中多出现。负比与温度，负温度系数

雪崩击穿的条件：af对空间电荷区的宽度的积分等于1，

一个载流子通过整个势垒区，碰撞电离产生的电子-空穴对数目接近1，发生雪崩击穿。

！高耐压器件的掺杂浓度要低，需要平面结。

临界击穿电场：Eec=((8q*Nd/(cs*ci))^(1/8)

临界击穿电压：Vb=0.5*xn*Eec

穿通：空间电荷区不够大导致反向延展到边界。

（5）PN结的温敏特性

室温附近，对Si来说，温度每增加一度，反向电流增加15%，即温度每增加6，反向电流增加

一倍。

正向：

温度每增加1，电压减小1.7mV，结电压十分敏感。

恒压时，温度每增加10，电流翻倍。

（6）异质结

异质结的能带图就是将费米能级统一后其他弯曲实现同步。

具体的计算和同质类似，不过介电常数有两类。

2、三极管的实际效应

（1）发射结及结深及面积的影响

要提高发射效率，结面积要大，结深要浅。

（2）缓变基区晶体管

基区内杂质的浓度梯度使空穴具有向集电极运动的趋势；为了维持基区的电中性，将有一个电场被

建立。这个电场叫缓变基区自建电场。

自建电场会在一定的程度上产生漂移电流。

具体的作用就是将理想中的Nb*Wb项转为Qgb修正项。

Qgb=PpB(x)对x从0到Wb的积分。 Gummel数。梅尔数。

对应的放大系数也是同样替代

（3）基区宽度调制效应-厄利效应

基区的宽度Wb在考虑基区宽度调制时，要减去xpc，就是BC区PN结的耗尽区中B区的宽度。

Jc/(Vce+Va)=△Jc/△Vce,

Jc为集电极电流密度

Vce：集电极对发射极的电压，

Va:厄利电压

（4）萨哈效应和韦氏效应

萨哈效应：发射结复合电流在小电流时不可忽略。

韦氏效应：也称之为大注入效应，作为少子器件，大注入时增益降低。

（5）基区展宽效应

集电极电流密度很大时出现的一种效应，集电区掺杂浓度较低时尤其容易发生。

个人感觉出现了反型。

这种效应应增加基区存储电荷，使电流增益下降，并且有损频率响应。

（6）基区拓展电阻及发射极电流集边效应

基区拓展电阻，基区由于结构原因导致基区电压由两端向中间递减，导致基区在横向上存在

差别，这会使得发射结电流发生集边。△Seff=1.86(bt0*kT/(q*Rb*Je)^0.5

（7）实际BJT直流工作曲线、反向饱和电流与击穿电压。

共基极接法：Veb输入，Vcb控制，Ie输入电流。

Ic为输出电流，Ie为输入电流，Vcb为控制电压。

共发射极输出特性：

Vce控制，Ib输入，Ic输出。

（8）反向特性

两个PN结都反向，Iceo=(1+bt)Icbo

Ices(Vbe=0),在Icno和Iceo之间的值。

击穿特性：当Vcb或者Vce超过某一个临界值时，PN结会发生雪崩击穿，对应的电压为击穿电压。

负阻特性：集电结雪崩注入基区的空穴，基区开路无法流出，填充两边的耗尽区，发射结正向

偏压增加，集电结偏压较小，导致负阻效应。

基区穿通：基区穿通和PN结的穿通原理类似，而且大大低于结本身所能达到的击穿电压。

（9）双极晶体管模型：

E-M模型：基于两个器件的相互作用

G-P模型：SPICE模型的基础，考虑了许多非理想特性

π模型：小信号等效电路

（10）频率响应

a-共基极接法

共基极接法就是将共E的接法中的Vce变成了Vcb，实际的器件原理还是一样。增益为af0

b-共发射极接法

标准的接法，放大倍数Bt0

c-小信号等效电路的频率参数

全部的小信号等效电路有输入电阻，输出电阻，受控电流源这三大主件。

米勒电容：把集电结势垒电容倍成后反馈到输入端，增加其容抗，所以小的集电结电容一般不能忽略。

截止频率fbt：bt增益下降到原来的2^0.5/2倍

特征频率ft：bt增益下降为1

截止频率faf:af增益下降到原来的2^0.5/2倍

当工作频率远大于截止频率时，工作频率与此频率下的放大倍数的乘积等于特征频率，所以特征频率又叫

增益带宽积。

工作频率大于截止频率时，频率升高一倍，放大倍数为原来的1/2.

小结：截止频率是工作在低频区和高频区的分界线。低频时认为增益固定。高频时增益带宽积固定，其值

为特征频率。

最高工作频率：使用功率放大倍数为1定义的界线，此时的工作频率有极限值，大于该频率电路放大倍数

小于1，电路停止振荡。

d-小信号频率响应的原因

高频下，电容的充放电消耗了载流子。

发射结的延时时间：te=re*Cte，基区渡越时间：tb=Wb^2/2Dnb,(可以认为是少子在中性基区所需的时间）

集电区渡越时间：td=xm/2vs,集电区延时时间：tc=rcs*Ctc

延时时间来自电容的影响，渡越时间来自器件长度的影响

渡越总时间：tec=te+tb+td+tc

特征频率ft=1/(2πtec），

从中也可以看到渡越时间类似于特征周期。

（11）开关作用

Vces , Vceo ,越小越好

BVceo高

开关时间短。

共有延迟时间td，上升时间tr，存储时间ts，下降时间tf四个参数。

使用钳位二极管可以提高开关速率。

（12）新型高性能双极晶体管

实现高增益大电流需要：减小Wb，降低Nb，提高Ne，一般很难改变扩散系数

电子亲和势：指导带到真空能级的距离。

异质结晶体管HBT：HBT的材料有两种，具有不同的电子亲和势。以宽禁带为E和C，窄禁带为B为例，

电子由E向B注入要比空穴由基区向发射区注入少一个台阶，这是的Ien/Iep（注入比）很大，可以增大

增益的上限（注入比实际上是bt0的上限值）

HBT的优势：基区掺杂浓度可以提高，（注入比在台阶的作用下有所改善，基区掺杂可以提高，否则提高

基区掺杂浓度会降低注入比），使得基区不易穿通，厚度可以减小，Rb减小也可以提高最大截止频率，

基区电导调制效应不明显（这个没遇到，）大注入效应不明显，改善萨哈效应。基区宽度调制效应也抑制，

厄利电压增大。

Ne的降低可以减小耗尽层电容，提高特征频率ft

多晶硅发射极晶体管：

在发射区为了降低杂散电容及串联电阻，发射区越来越薄，少子浓度梯度提高，注入比降低，使用

多晶硅膜可以降低发射区中少子梯度。

锗硅基区晶体管：将锗以非均匀的形式引入基区（发射极少，集电极多），在基区构建了一个自建电场，

可以阻止少子的扩散，维持基区准中性，加速注入少子的漂移运动，减小基区渡越时间。

，

3、MOS二极管的实际效应

（1）实际MOS的平带电压及阈值电压

功函数△Yms=Vox+Vs=Qs/Cox+Vs，这是没有外加电压是的量。这个计算式一般不用，

这是测量计算式，理论计算式一般为

△Yms=Ym-Ys=Ym-(χSi+Eg/2+Yfp),这个式子一般用于理论的推导。

其中注意Si的电子亲和势为4.03，禁带宽度为1.12eV

平带电压Vfb=Yms

此时阈值电压Vth=Vfb+Vth0

说明：在外加电压为0的情况下，由于金属与半导体的功函数的差导致能带的偏移，这时的等效外加电压为

Vfb（平带电压）。可以认为平带电压抵消了金属功函数的影响。

对于由理论式得到了Yms后，可以求出Vs（半导体所受电压）

具体的过程是：Qs=（2*q*Na*cs*Ys）^0.5  ; Cox=csox/tox

这个Qs用的是Qsc的公式，没有考虑强反型时Qn的值，实际上，如果只是用于

判断表面的状态，这种计算式没有问题的，但如果用于实际情况的计算，这里

可能分一下情况会比较好。Wm=（2cs*2Yfb/qNa）^0.5,Qsc=q*Na*Wm,这两个式子

是必须要记忆的。当然，如果会推导也行。

可以算得Vs,将Vs与半导体的状态区分比较即可得到半导体表面的初始状态。

（2）氧化层电荷对平带电压及阈值电压的影响

氧化层中主要的离子：

可动离子电荷Qm，氧化物固定电荷Qf，界面陷阱电荷Qit，氧化物陷阱电荷Qm

平带电压修正为Vfb=Yms-Q0/C0

阈值电压修正为Vth=Vfb+Vth0-Q0/C0-Qb/C0

注意Q0和Qb的符号，Q0是空穴，Qb为电子，一正一负。

在衬底掺杂浓度较低时，在0栅压下半导体表面就反型。

（3）MOS电容的频率响应

对于低频，在积累和强反型中C=Cox，即费米能级离本征能级较远时不影响电容

在离本征能级最近处有最小值（不一定准确，大致的趋势），

对于高频信号：MOS电容在反型前与低频类似，但在反型后保持电容最小值，

具体的原理没有说明。

（4）实际MOS电容的C-V曲线。

①功函数差及氧化层电荷对C-V曲线的影响。

功函数Vfb越大（也可以是外加电压，方向为正），C-V向左移越多，

界面态电荷主要是将电容的变化放缓。正下拉，负上拉，原理主要是影响了外加电压。

4、MOSFET实际效应

（1）理想MOSFET的基本计算公式

MOS电容的平带电压：Yms=Qox/Cox+Vs

Yms比较容易计算，Qox在判断状态后可以等于Qsc，积累态有一个修正exp(-Vs/Vt)。

Eox=Vox/tox,(氧化层为均匀电场）

Esemi=Qs/cs,(氧化层的电场等于电荷分布除以介电常数。）

注意这里的Qs是单位电荷量。

Vd(sat)=Vg-Vt(核心公式，将MOS电容的性质与FET的电流参数连接的关键）

Id=q*un*Cox*(Vgs-Vt)*Vds*W/L(线性区电流公式）

Id=0.5q*un*Cox*(Vg-Vt)^2*W/L(饱和区公式）

这是两个由二维泊松方程推导出来的近似公式，用于见简单的MOSFET的计算。

集成电路设计中也是常用的简化模型。

!小结：计算理想的MOSFET的基本思路是计算MOS得阈值电压。计算FET得漏源电流。

（2）MOSFET中的非理想特性

①沟道长度调制效应

沟道调制就是漏压过大引起的夹断点与实际沟道脱离，形成间隙△L，△L的值在短沟道器件中不可忽略。

也就是说，△L限制了沟道继续变短。

△L=（2cs*c0/qNb）((Vds-2*Yfb+Vbi)^0.5-(Vds(sat)-2Yfb+Vbi)^0.5),这个公式针对的模型描述不清楚，这里再试

了解一下。

②亚阈特性

表面弱反型时存在的漏流。该电流会使截止电流增大，开关性能恶化，电路功耗增加。

弱反型区属于高阻，沟道压降是的电子由s到d减小，忽略漂移电流，只考虑电子（少子）的扩散电流。

S端：n(0)=np0*exp(qVs/kT),是不是和NPN晶体管B区边界处的少子浓度类似，感觉原理差不多。

D端：n(L)=np0*exp(q(Vs-Vd)/kT)

Id=-AqDn*n'(x)=W*aeff*q*Dn*np0/L*exp(qVs/kT)[1-exp(qVd/kT)]

其中aeef=kT/qEs,W是有效沟道宽度。

这里的推导看一下就行。

！亚阈摆幅-S因子

S=Vgs'(lgId)=ln10*Vgs'(Id)

含义就是漏流减小到1/10所需的栅压变化，越小，导通和截止转换越好，亚阈特性越好。

计算式：S=2.3*kT/q(1+Cd/Cox)

Cd是耗尽层电容，Cox是氧化层电容，S与衬底掺杂浓度积氧化层厚度有关，与器件尺寸无关。

S值的理论推导：直接求导后利用Vgs与Vs和Vox的关系化简

存在界面态Nss时，修正为2.3*kT/q*(1+(Cd+Cnss)/Cox)

S值的控制：

衬底反向偏压可以减低Cd，减小S

界面陷阱会出现与Cd并联的陷阱电容，增大S

温度升高，S增大，

S值的计算：

Cox=cox/tox ;  Cd=  cs/Wm ; Wm强反型时耗尽区宽度。（这里虽然是亚阈弱反型区，但是计算时还是用到

了Wm这个量，这已经是第三次强调这个值很重要，以及对应的Qs=qNAWm）

③迁移率的高场效应

表面有效电场下，表面载流子的迁移率远低于体迁移率的值。

（3）阈值电压的调整

对于n沟道MOS（p衬底）：Vtn=Yms+2Yfb-Qss/Cox+q*Na*dmax/Cox

对于PMOS ： Vtp=Yms - 2Yfb - Qss/Cox -qNd*dmax/Cox

这是最为实际的阈值电压的调整式，对比N和P两种MOS，下弯的NMOS的费米势是增加，PMOS的是

减，从金半功函数上可以比较明确的看到。至于Qss是一直减，至于Qs相则是变为减。简单的规律是

NMOS三加一减Qss，含PMOS中有掺杂浓度的就取反转为Nd。

影响Vt的因素：

1）Wm ， 金属功函数，（多晶硅类似，不过计算时电子亲和势抵消）

计算时的能带图最好选取为接触的，比较容易理解。

2）重掺杂多晶硅栅

会降低阈值电压，但有自对准工艺，可以在器件模型上比较完整，在45nm下不再使用，转而使用高K材料。

3）衬底掺杂浓度及氧化层厚度的影响

衬底Nb每增加两个数量级，Vb增加0.12V，Vb=kT*ln(Nb/ni)/q

界面电荷的影响体现在求导式中，

4）离子注入法调整，直接改变沟道的掺杂浓度。

5）体效应

衬底偏压使耗尽区展宽，导致NMOS中的Vtn增加，Vtp更负。

除非应用，否则要减少体效应。

（4）MOSFET的小信号特性

线性区和饱和区的电流表达式分别对Vgs求导得跨导，对Vds求导得漏导。

加入串联电阻会使跨导和漏导降低同样的比例。

频率限制因素：

沟道渡越时间（影响较小），电容充放电时间，

高频小信号等效电路：这部分的了解一下位置就行。

在基本的电路上加上Cgst ， Cm 和Rl 就行。还有横向的Cgdt被忽略

截止频率：电流增益为1时的频率 ft=un*（Vgs-Vt）/(2π*L^2)

L为沟道长度。可以看出截止频率与外加栅压有关，就是静态工作点。

（5）短沟道效应

a-阈值电压的短沟、窄沟效应

简单推导：

假设结耗尽区和沟道下的耗尽区的宽度相等，耗尽区上的压降等于两倍IDE费米势，△L为短沟

下栅压对沟道下面的收缩距离。

△Qb=Qb*△L/L ,

(△L+xj)^2=(xj+Xdmax)^2-Xdmax^2,这里有一个Xdma=Xdmax的近似。

这是一个：△L+xj，Xdmax,Xdmax+xj的直角三角形

△L=xj[(1+2*xdmax/xj)0.5-1] 这是窄沟变化量，

代入得到△Qb的值，

其中Qb=Qb0*L*W

△Vt=△Qb/(Cox*W*L)=Qb0*△L/(Cox*L)=qNa*Xdmax*△L/L*Cox

从中可以看到Na，tox，xj越小，△Vt越小。

沟道变窄后，1/2圆柱体的体积为π*Xdmax^2*L/2,

Qb`=Qb(1+π*Xdmax/2W),这里实际上 就是半圆面积除以矩形面积的比例参数。取出了共同的因子

LW，

同样可以得到△Vt=△Qb/Cox=qNa*Xdmax*pai*Xdmax/(2*Cox*W)=pai*q*Na*xdmax^2/(2*Cox*W)

上面推导的核心：△Vt=△Qb/Cox,△Qb=Qb`-Qb,

通过不同的形状解的△Q。

在短沟中，△Q=Qb△L/L,在窄沟中，△Q=Qb*（0.5pai*Xdmax/W）

b-漏感应势垒降低效应（DIBL）

在沟道较小时源漏势垒降低的情况，降低阈值电压，输出曲线不再饱和，限制了尺寸的缩小。

c-穿通效应

亚表面穿通效应，源漏空间电荷区不经过沟道而在亚表面形成通道，势垒完全消失，电流较大。

抑制方法：在亚表面加上HALO结构。

d-速度饱和

由于电子迁移率不能满足饱和电流的需求，比物理沟道夹断还要低。

e-高场效应

热电子效应：电子能量过大，可能会产生碰撞电离，

高场效应的结果：漏流增加，氧化层充电导致阈值电压漂移，产生衬底电流，产生寄生晶体管效应

降低DS高电场的措施：tox，Xj增大，Vds，Vdd减小，采用新型结构；

DDD和LDD（双扩散和低掺杂漏）

f-CMOS结构

Cmos结构中具有闩锁效应，就是在电压加大，电流较小时状态被锁定。